Разделы

Идентификатор периода информационного сигнала

Блок схема и структурная схема идентификатора представлена на рисунке 2.1 и 2.2 соответственно.

Рисунок 2.1. Блок схема ИП информационного сигнала

Тактовый сигнал Ft поступает на счётный вход С счётчика DD1 и DD2, а также на вход С триггера DD5.2, DD12.1, DD12.2 управляющей схемы. При приходе положительного фронта информационного сигнала Fd на вход С триггера DD5.1 на его инверсном выходе формируется логическая 1. Эта единица приводит счётчики в состояние хранения предыдущего записанного числа (запрет счёта).

Рисунок 2.2. Структурная схема ИП информационного сигнала

Этот же сигнал поступает на информационный вход D триггера DD5.2, который при приходе первого тактового импульса Ft формирует на своём прямом выходе 1. Первый после положительного фронта информационного сигнала. Эта 1 поступает на вход С микросхемы DD10 DD12 (регистр R2) и разрешает считывание информации из регистра R1. Эта же 1 поступает на вход D следующего триггера DD12.1, который при приходе второго тактового импульса формирует на выходе логическую 1. Эта единица поступает на вход R1, разрешая считывание двоичного числа из счётчика, эта же 1 поступает на DD12.2, который при приходе 3-го тактового импульса формирует на своем выходе логический 0. Этот 0 поступает на вход S триггера DD5.1 и возвращает этот триггер в исходное состояние. Этот же 0 поступает на вход L счётчика DD1 и DD2 сбрасывая число которое храниться в счётчике, и одновременно записывает число 6. После запуска счётчика, счёт будет начинаться с 7-го тактового импульса. Сигнал 0 с инверсного выхода DD5.1 поступает на входы EC и EP счётчика - это входы разрешения счёта и переноса. При приходе 4-го тактового импульса триггер DD5.2 формирует на выходе логический 0. При приходе 5-го тактового импульса триггер DD12.1 формирует на прямом выходе логический 0, который подается на вход регистра 1, запрещая считывание информации из счётчика. Он же подается на триггер DD12.2. При приходе 6-го тактового импульса триггер DD12.2 формирует на своём инверсном выходе 1, которая поступает на управляющий вход L счётчика, разрешая его работу.

Другие материалы

Синтез многофункционального конечного автомата2
В системах автоматики, телемеханики и связи, а также в измерительных и вычислительных устройствах производится обработка информации, которая представляется как в цифровой, так и в тексто ...

Разработка принципиальной схемы и конструкции приемного устройства шумоподобных сигналов
Проблема создания широкополосных приемных устройств (ШПУ) с расширенным динамическим диапазоном традиционно является одной из основных задач радиоэлектроники СВЧ. Основной причиной, препятст ...

Разработка подсистемы САПР цифровых фильтров
В данной курсовой работе проводится технико-экономическое обоснование разработки подсистемы САПР цифровых фильтров, устройств, имеющих важное значение для работы любых радиопередающих ус ...

Копирайт 2019 : www.ordinarytech.ru