Разделы

Описание работы схемы

Блок хранения данных

Блок хранения данных спроектирован на микросхемах К555ИР8.

Принципиальная электрическая схема блока изображена на рис. 5.

Рис. 5. Принципиальная электрическая схема блока хранения данных

Блок хранения данных состоит из двух сдвиговых регистров К555ИР8.

Принятая кодовая комбинация поступает в систему через контакт А1 разъёма ГРПМШ-1. Кодовая комбинация поступает в последовательном коде.

Для использования полученной информации необходимо преобразовать последовательный код в параллельный. Для этого используются сдвиговые регистры.

Полученная комбинация подаётся на информационные коды первого регистра (DD1). Далее с помощью тактового генератора происходит сдвиг записанной информации в регистр на 1 бит. НА освободившееся место в регистре записывается следующий бит полученной комбинации.

Так как длина кодовой комбинации равна 16 разрядам, а разрядность одного регистра 8 бит, то были взяты 2 регистра. Выходная ножка 13 первого регистра (DD1) подаётся на информационные входы второго регистра (DD2). Таким образом в первом регистре хранятся младшие 8 битов принятой комбинации, а во втором - старшие8 бита.

Записанная в регистры информация в дальнейшем используется для определения наличия ошибок и их исправления.

Блок подсчета количества единиц

Блок подсчета количества единиц спроектирован на микросхеме К155ИП2.

Принципиальная электрическая схема блока представлена на рисунке 6.

Рис. 6. Принципиальная электрическая схема блока подсчета единиц

Схемой контроля четности анализируются информационные разряды кодовой комбинации. Если число единиц четное, то с выхода РЕ снимается единица. Если число единиц в кодовой комбинации нечетное, то единица снимается с выхода Р0.

Полученный алгоритм представлен на рисунке 7.

Рис. 7. Алгоритм определения количества единиц

Блок определения ошибки

Блок определения ошибок спроектирован на микросхемах К555ЛН1, К555ЛИ1, К555ЛЛ1.

Принципиальная электрическая схема блока представлена на рисунке 8.

Если число единиц в кодовой комбинации четное, то с выхода РЕ схемы контроля четности снимается единица, которая открывает верхние схемы 2И элементов DD6, DD7. Тем самым ко входу сумматоров DD14, DD15 поступают контрольные символы в прямом виде.

Если число единиц в кодовой комбинации нечетное, то с выхода Р0 схемы контроля четности снимается единица, которая открывает нижнии схемы 2И элементов DD6, DD7. Тем самым ко входу сумматоров DD14, DD15 поступят контрольные символы в инверсном виде с выходов элементов НЕ DD3, DD4.1 DD4.2.

Полученный алгоритм представлен на рисунке 9.

Рис. 8. Принципиальная электрическая схема блока определения ошибки

Рис. 9. Алгоритм определения наличия ошибок

Блок исправления ошибки

Блок определения ошибки спроектирован на микросхемах К555ЛП5.

Блок исправления ошибки и формирования результата представлен на рисунке 10.

Рис. 10. Принципиальная электрическая схема блока исправления ошибки и формирования результата

Перейти на страницу: 1 2

Другие материалы

Сетевые анализаторы и анализаторы протоколов сети
Когда-то сетевой мир был очень фрагментированным в том, что касалось стандартов передачи физического и канального уровней; не существовало единого доминирующего стандарта д ...

Расчет характеристик сигналов и каналов связи
Управление территориально разобщёнными объектами на всех уровнях осуществляется передачей сообщений разнообразными электрическими сигналами с широким использованием передачи информации. Совершенствов ...

Разработка диспетчерской системы контроля и управления технологическим объектом
Цифровые устройства это устройства, в которых величины принимают два значения: ноль и единица. Шифратором называется комбинационное логическое устройство, преобразующее входной унитар ...

Копирайт 2022 : www.ordinarytech.ru