Разделы

Описание элементной базы

Данная микросхема выполняет логическую функцию 2И-НЕ. Содержит четыре логических элемента. Нумерация выводов микросхемы и её условное обозначение приведены на рисунке 7.1.

Рисунок 7.1 - Микросхема К561ЛА7

Микросхема К561ЛА8

Данная микросхема выполняет логическую операцию 4И-НЕ. Содержит два логических элемента. Нумерация выводов микросхемы и ее условное обозначение приведены на рисунке 7.2.

Рисунок 7.2 - Микросхема К561ЛА8

Микросхема К561ЛА9

Данная микросхема выполняет логическую операцию 3И-НЕ. Содержит три логических элемента. Нумерация выводов микросхемы и ее условное обозначение приведены на рисунке 7.3.

Рисунок 7.3 - Микросхема К561ЛА9

Микросхема К561ЛЕ5

Данная микросхема выполняет логическую операцию 2ИЛИ-НЕ. Содержит четыре логических элемента. Ее условное обозначение приведено на рисунке 7.4.

Рисунок 7.4 - Микросхема К561ЛЕ5

Микросхема К561ЛЕ10

Данная микросхема выполняет логическую функцию 3ИЛИ-НЕ. Содержит три интегральных элемента. Нумерация выводов микросхемы и ее условное обозначение приведены на рисунке 7.5.

Рисунок 7.5 - Микросхема К561ЛЕ10

Микросхема К561ЛИ1

Данная микросхема реализует функцию 9И, также имеется инвертор. Нумерация выводов микросхемы и ее условное обозначение приведены на рисунке 7.6.

Рисунок 7.6 - Микросхема К561ЛИ1

Микросхема К561ИЕ8

Данная микросхема представляет собой счетчик по модулю 10 с дешифратором, выполнена на основе пятикаскадного высокоскоростного счетчика Джонсона и дешифратора, преобразующего двоичный код в сигнал на одном из десяти выводов.

Если на входе разрешения счета V присутствует низкий уровень, счетчик осуществляет счет синхронно с положительным фронтом на тактовом входе С. При высоком уровне на входе V действие входа С запрещается и счет останавливается. Сброс счетчика осуществляется подачей высокого уровня на вход R. Счетчик имеет выход переноса Р. Положительный фронт выходного сигнала переноса появляется через 10 импульсов на входе С и используется как входной сигнал для счетчика следующей декады.

Структурная схема счетчика К561ИЕ8 и его условное обозначение приведены на рисунке 7.7, а временные диаграммы работы - на рисунке 7.8.

Рисунок 7.7 - Условное обозначение микросхемы К561ИЕ8

Рисунок 7.8 - Временные диаграммы работы микросхемы К561ИЕ8

Микросхема К561ИЕ10

Данная микросхема содержит два независимых четырехразрядных двоичных счетчика с параллельным выходом. Для повышения быстродействия в ИС применен параллельный перенос во все разряды. Подача счетных импульсов может производиться либо в положительной полярности (высоким уровнем) на вход С, либо в отрицательной полярности (низким уровнем) на вход V. В первом случае разрешение счета устанавливается высоким уровнем на входе V, а во втором случае - низким уровнем на входе С.

При построении многоразрядных счетчиков с числом разрядов более четырех соединение между собой ИС ИЕ10 может производиться с последовательным или параллельным формированием переноса. В первом случае на входе (вывод 1 или 9) следующего каскада счетчика подается высокий уровень с выхода Q4 (выводы 6 или 14) предыдущего каскада.

Структурная схема и условное обозначение счетчиков типа ИЕ10 приведены на рисунке 7.9.

Рисунок 7.9 - Микросхема К561ИЕ10

Микросхема К561ИЕ16

Перейти на страницу: 1 2 3

Другие материалы

Система передачи информации предприятия Минские тепловые сети
В настоящее время существует множество технологий, с помощью которых возможна организация системы передачи данных. В качестве среды передачи могут использоваться как различные кабельные ...

Синтез многофункционального конечного автомата2
В системах автоматики, телемеханики и связи, а также в измерительных и вычислительных устройствах производится обработка информации, которая представляется как в цифровой, так и в тексто ...

Проектирование системы передачи дискретных сообщений
Целью курсового проектирования является приобретение навыков проектирования системы передачи дискретных сообщений. Система передачи дискретных сообщений СПДС представляет собой компле ...

Копирайт 2019 : www.ordinarytech.ru